คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3 นาฬิกา PCIe อาจไม่สามารถเกิดขึ้นได้อย่างถูกต้องเมื่อมีการสตรีมมิ่ง Intel P-Tile Avalon® สําหรับอินสแตนซ์ PCI Express ที่มีการกําหนดค่าที่แตกต่างกัน ปัญหานี้เกิดขึ้นในการออกแบบที่กําหนดเป้าหมายอุปกรณ์ Intel Agilex® (P-Tile) ไฟล์ SDC ที่สร้างขึ้นโดย IP รวมถึงไวด์การ์ดสําหรับการจับคู่พาธนาฬิกา ซึ่งส่งผลให้มีการอ่านไฟล์ SDC ของ PCIe IP ตัวแรกเท่านั้นที่ถูกอ่านอย่างถูกต้อง
ความละเอียด
หากต้องการแก้ไขปัญหาดังกล่าว ให้ใช้ไฟล์ SDC ที่แนบมาเพื่อเปลี่ยนไฟล์ที่สร้างขึ้นในอินสแตนซ์ <IP>/intel_pcie_ptile_ast_310/synth/intel_ptile_pcie.sdc
ปัญหาได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4