ไม่สามารถเข้าถึงเนื้อหา CSR Address 0×05 และ 0×06

การออกแบบที่ใช้คอนโทรลเลอร์ประสิทธิภาพสูง II (HPC II) สถาปัตยกรรมที่มี การเปิดใช้งานการกําหนดค่าและการลงทะเบียนสถานะ เปิดใช้ตัวเลือกอินเทอร์เฟซอยู่ ไม่สามารถเข้าถึงที่อยู่ CSR ได้ 0×05 และ 0×06 เนื้อหา

ปัญหานี้มีผลต่อการออกแบบทั้งหมดที่ใช้ประสิทธิภาพสูง สถาปัตยกรรม Controller II ที่มี Enable Configuration และ เปิดตัวเลือก Status Register Interface แล้ว

การออกแบบของคุณไม่สามารถจําลองได้และไม่ทํางานในฮาร์ดแวร์

หากต้องการเข้าถึงเนื้อหาที่อยู่ CSR 0×005 และ 0×006 ให้ดําเนินการ ขั้นตอนต่อไปนี้:

1. เปิดไฟล์ _controller_phy.v
2. ค้นหาพอร์ตดีบักต่อไปนี้ภายใต้ ชื่อ _phy การสร้างอินสแตนซ์

dbg_clk (นาฬิกา)

dbg_addr (ที่อยู่)

dbg_cs (ชิปเลือก)

dbg_waitrequest (รอคําขอ)

dbg_wr (ส่งคําขอเขียน)

dbg_wr_data (เขียนข้อมูล)

dbg_rd (คําขออ่าน)

dbg_dr_data (อ่านข้อมูล)

3. ส่งออกพอร์ตเหล่านี้ไปยังไฟล์ _example.v
4. ใช้โปรโตคอล Avalon-MM เพื่อเข้าถึงที่อยู่ CSR 0×005 และ 0×006 เนื้อหาผ่านพอร์ตดีบัก

ปัญหานี้จะไม่ได้รับการแก้ไข