ID บทความ: 000080689 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/02/2006

ทําไมเมื่อฉันใช้ DSP Builder เวอร์ชั่น 1.0 การออกแบบของฉันจําลองอย่างถูกต้องในซอฟต์แวร์ แต่ไม่ได้ทํางานในฮาร์ดแวร์

สิ่งแวดล้อม

  • DSP Builder for Intel® FPGAs Pro Edition
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย คุณจะได้รับปัญหานี้หากการออกแบบของคุณมีบล็อกหน่วงเวลา และคุณยังไม่ได้กําหนดการรีเซ็ตทั่วโลกอย่างชัดแจ้งไปยังพินอินพุตที่เชื่อมโยงกับค่าที่ทราบบนบอร์ด DSP Builder จะสร้างการรีเซ็ตซิงโครนัสทั่วโลกสําหรับบล็อกการหน่วงเวลาโดยอัตโนมัติ หากในระหว่างสถานที่และเส้นทางคุณกําหนดการรีเซ็ตทั่วโลกให้กับพินที่ไม่ได้เชื่อมต่อทิ้งไว้บนบอร์ดของคุณ เอาต์พุตของบล็อกหน่วงเวลาจะอยู่ในสถานะที่ไม่ทราบ

    หากคุณไม่ต้องการใช้การรีเซ็ตทั่วโลก คุณต้องกําหนดพินที่ผูกไว้กับพื้นบอร์ดของคุณ

    ตัวอย่างเช่น หากคุณใช้บอร์ดการพัฒนา DSP คุณสามารถมอบหมายการรีเซ็ตให้กับพิน I/O ที่รวดเร็วใดๆ ที่มีสายดิน การบ้านพินทั้งหมดต้องทําใน Quartus®ซอฟต์แวร์ II

    หากคุณต้องการใช้การรีเซ็ตทั่วโลก คุณต้องกําหนดพินให้กับพินที่สามารถขับเคลื่อนด้วยตรรกะระดับ 1 หรือระดับลอจิก 0 บนบอร์ดของคุณ หากคุณใช้บอร์ดการพัฒนา DSP คุณจะสามารถกําหนดการรีเซ็ตทั่วโลกให้กับหนึ่งในสี่พินที่เชื่อมต่อกับสวิตช์ข้างได้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้