ID บทความ: 000080674 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/04/2019

ทําไมสัญญาณreset_statusจึงสลับหลังจากสัญญาณpin_perstออกใน Stratix® V Avalon® ST Interface สําหรับ IP PCIe*

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    Intel® Quartus® Prime Standard Edition
    IP เอฟพีจีเอ Intel® Stratix® V Hard IP สำหรับ PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เมื่อใช้อินเทอร์เฟซ Stratix® V Avalon®-ST สําหรับ PCIe* IP คุณอาจสังเกตเห็นการสลับสัญญาณ reset_status หลังจาก เปิดตัวpin_perst และก่อนที่สัญญาณ ltssmstate จะส่งไปยัง Polling.Active (0x2) คุณสามารถละเลยลักษณะการทํางานนี้และสัญญาณตัวอย่าง reset_status ได้จนกว่าสัญญาณ ltssmstate จะมีค่ามากกว่า Polling.Active (0x2)

ความละเอียด

ข้อมูลนี้มีกําหนดที่จะเพิ่มในคู่มือผู้ใช้ Stratix® V Avalon® ST Interface สําหรับโซลูชัน PCIe* รุ่นใหม่ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® V FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้