ID บทความ: 000080545 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/09/2014

ฉันจะหาโมเดลการจําลองบอร์ดสําหรับพิน REFCLK โดยใช้ HCSL หรือมาตรฐาน I/O อื่นๆ ได้ที่ไหน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

Altera®รุ่น IBIS, IBIS-AMI หรือ HSPICE ไม่มีรุ่น REFCLK สําหรับ HCSL หรือมาตรฐาน I/O อื่นๆ สําหรับอุปกรณ์ทั้งหมดที่รองรับอุปกรณ์รับส่งสัญญาณความเร็วสูง (GX/GT/GZ)

ความละเอียด

คุณสามารถจําลองอินเทอร์เฟซนี้โดยใช้รุ่น HSSI HSPICE หรือ IBIS-AMI สําหรับพิน RX ตัวรับส่งสัญญาณ แบบจําลองการจําลองบอร์ดอยู่ที่ รุ่น SPICE สําหรับอุปกรณ์Altera.

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Arria® GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้