ID บทความ: 000080529 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/08/2012

ตาราง Arria V Pin-out: ปัญหาที่ทราบ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ปัญหา 63759:ปักหมุดตารางสําหรับอุปกรณ์ Arria V ทั้งหมดลงวันที่กรกฎาคม 2012 และก่อนหน้า

ไฟล์พินออกมาไม่แสดงว่า DCLK สามารถใช้เป็น I/O ของผู้ใช้หลังจากการกําหนดค่าเมื่อโหมดการกําหนดค่าเป็นโหมด Active  DCLK สามารถใช้เป็นพิน I/O ปกติหลังจากการกําหนดค่าเมื่อโหมดการกําหนดค่าเป็นโหมด Active

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้