ID บทความ: 000080500 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/02/2020

ทําไมรายงาน Pin-out จึงแตกต่างจากเอกสารข้อมูลสําหรับตระกูลอุปกรณ์ Intel® Arria®10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และก่อนหน้า รายงานไฟล์ pin-out ที่มีอุปกรณ์ Intel® Arria® 10 มีความแตกต่างจากตารางข้อมูล Intel® Arria® 10 พินเอาต์ ver1.6

    ตัวอย่างเช่น หากคุณดูหน้า 13 ของ Intel® Arria®ตารางข้อมูลแบบพินเอาต์ 10 ตัว ver1.6 พินอุปกรณ์ 10AX115H3F34I2LG พิน AP2 และพิน B1 จะถูก RREF_BR/RREF_TR ในขณะที่รายงานว่าเป็น GND ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และก่อนหน้า

    ความละเอียด

    ตารางข้อมูล Intel® Arria® 10 FPGA Pin-out ver1.6 มีการแก้ไข

    ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ได้รับการแก้ไขในเวอร์ชัน 20.3

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้