ID บทความ: 000080484 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/10/2020

ทําไมเครื่องมือคอนโซลของระบบจึงรายงานข้อผิดพลาดหลายประการเมื่อโหลดการออกแบบที่เปิดใช้งานตัวตรวจสอบลิงก์ PCI* และมีมากกว่าหนึ่งอินสแตนซ์ของ Intel® Stratix® 10 Hard IP สําหรับ PCI Express

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
    Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 20.2 คุณอาจเห็นข้อผิดพลาดด้านล่างเมื่อโหลดการออกแบบที่เปิดใช้งานตัวตรวจสอบลิงก์ PCI* และมีIntel® Stratix® 10 Hard IP สําหรับ PCI* Express มากกว่าหนึ่งอินสแตนซ์

รุนแรง: ล้มเหลวในการสอบถามหาก PHY มีตรรกะซอฟต์ลอจิก PRBS

รุนแรง: ล้มเหลวในการสอบถามจํานวนช่องสัญญาณของ PHY

รุนแรง: ล้มเหลวในการสอบถามหาก PHY มีตรรกะซอฟต์ลอจิก ODI

ความละเอียด

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 20.3 และใหม่กว่า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้