เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 20.1 และ 20.2 คุณอาจเห็นข้อผิดพลาดภายในนี้ในระหว่างขั้นตอนที่เหมาะสม ปัญหานี้เกิดขึ้นเฉพาะในการออกแบบที่กําหนดเป้าหมาย eSRAM Intel® Stratix® 10 FPGA IP
หากต้องการแก้ไขปัญหานี้ ให้ดําเนินการต่อไปนี้
1. เปิด /esram_1914/synth/_1914_<>.sv
2. หาสัญญาณc0_sd_n_0_regและลบaltera_attributeดังนี้
(ก่อนหน้า) (* altera_attribute = "-name FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON"*) ลอจิกc0_sd_n_0_reg/* การสังเคราะห์ dont_merge */;
(หลังจาก) ลอจิกc0_sd_n_0_reg/* dont_mergeสังเคราะห์ */;
3. ทําซ้ําการเปลี่ยนแปลงเดียวกันสําหรับสัญญาณอื่น ๆ ทั้งหมดเพื่อให้c1_sd_n_0_reg c7_sd_n_0_regหากคุณใช้ช่อง eSRAM อื่นๆ
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยเวอร์ชั่น 20.3 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition