ID บทความ: 000080474 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 16/07/2019

ข้อผิดพลาดภายใน: ระบบย่อย: VPR20KMAIN, ไฟล์: /quartus/fitter/vpr20k/vpr_common/cluster_greedy.c, บรรทัด: 3682

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 18.1 คุณอาจเห็นข้อผิดพลาดภายในนี้เมื่อคอมไพล์การออกแบบที่สร้างอินสแตนซ์ของ Clock Control Blocks (ALTCLKCTRL) อย่างน้อยหนึ่งตัว

    ปัญหานี้เกิดขึ้นเมื่อกําหนดเป้าหมายอุปกรณ์ Cyclone® V

    ความละเอียด

    ในการแก้ไขปัญหาข้อผิดพลาดนี้ ให้ถอด Clock Control Blocks (ALTCLKCTRL) ออกจากการออกแบบและพอดีกับการออกแบบโดยอัตโนมัติ

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 19.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้