ไม่รองรับโมเดลการจําลอง Verilog HDL สําหรับ IOPLL IP สําหรับอุปกรณ์ Intel® Cyclone® 10 LP ในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 17.1 และก่อนหน้า คุณจะเห็นว่านาฬิกาเอาต์พุต IOPLL ไม่สลับ
ในการจําลอง IP IOPLL สําหรับอุปกรณ์ Intel® Cyclone® LP ให้ใช้โมเดลการจําลอง VHDL ในรุ่น 17.1 หรือ Verilog HDL ในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 18.0 หรือใหม่กว่า