เนื่องจากปัญหาใน AN830: Intel® FPGA Triple-Speed Ethernet และการออกแบบอ้างอิงชิป PHY แบบออนบอร์ดที่สร้างขึ้นโดยใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.1 Intel® FPGA คอร์ IP อีเธอร์เน็ตความเร็วสามเท่าล้มเหลวในการต่อรองอัตโนมัติกับพาร์ทเนอร์ลิงก์ที่ 10 Mbps และ 100 Mbps
นี่เป็นเพราะชิป Marvell* 88E111 PHY Intel® Stratix® 10 GX Signal Integrity Board บนบอร์ดไม่ได้รับการกําหนดค่าให้โฆษณาความเร็ว 10 Mbps และ 100 Mbps อย่างถูกต้องในระหว่างการเจรจาโดยอัตโนมัติกับพาร์ทเนอร์ลิงก์
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ สคริปต์ tse_marvel_phy.tcl ที่อยู่ใน /sc_tcl ของการออกแบบอ้างอิงจําเป็นต้องได้รับการแก้ไขด้วยการเปลี่ยนแปลงการออกแบบต่อไปนี้
รวมบรรทัดต่อไปนี้ภายในเงื่อนไข { } เริ่มต้นที่บรรทัดที่ 131 ของสคริปต์ tse_marvel_phy.tcl :
ถ้า { $PHY_COPPER_DUPLEX == 1} {
ตั้งค่า quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x0140}]
ใส่ "โฆษณา PHY 100BASE-TX & 10BASE-TX Full Duplex"
} อื่นๆ {
ตั้งค่า quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x00A0}]
ใส่ "โฆษณา PHY 100BASE-TX & 10BASE-TX Half Duplex";
}
ปัญหานี้มีกําหนดเวลาให้แก้ไขในการเปิดตัว AN 830 ในอนาคต: Intel® FPGA การออกแบบที่อ้างอิงความเร็วสามเท่าของอีเธอร์เน็ตแบบสามเท่าและชิป PHY แบบออนบอร์ด