ฉันจะจํากัดการข้ามโดเมนนาฬิกาของฉันได้อย่างไร

การปรับใช้ข้อจํากัดด้านเวลากับการข้ามโดเมนนาฬิกาหลายบิตของคุณเป็นเรื่องสําคัญ หากบัสนี้มีข้อจํากัดset_false_path การบิดเบี้ยวของบัสอาจมีระยะเวลามากกว่า 1 นาฬิกา ซึ่งอาจทําให้เกิดข้อผิดพลาดในการทํางานได้

ข้อกําหนดแรกคือ คุณไม่มีข้อจํากัดด้านset_false_pathระหว่างโดเมนนาฬิกาสองโดเมน หากคุณไม่ต้องการให้วิเคราะห์พาธระหว่างโดเมนเหล่านั้นเพื่อวิเคราะห์และระงับ คุณสามารถใช้set_clock_groupsซึ่งมีมีความสําคัญต่ํากว่า

ถัดไป จํากัดเส้นทางที่มี set_net_delay เพื่อให้สั้นที่สุดและกับ set_max_skew Set_max_skewไม่ได้จํากัดความพอดี แต่คุณสามารถวิเคราะห์ข้อจํากัดนี้ในตัววิเคราะห์เวลา

ข้อจํากัดของการข้ามโดเมนนาฬิการะหว่างclk_aโดเมนนาฬิกาdata_aกับdata_bโดเมนนาฬิกาclk_bอาจมีลักษณะดังนี้

create_clock -name clk_a -period 4.000 [get_ports {clk_a}]

create_clock -name clk_b -period 4.500 [get_ports {clk_b}]

set_clock_groups -asynchronous -group [get_clocks {clk_a}] -group [get_clocks {clk_b}]

set_net_delay -from [get_registers {data_a[*]}] -ไปยัง [get_registers {data_b[*]}] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8

set_max_skew -from [get_keepers {data_a[*]}] -ไปยัง [get_keepers {data_b[*]}] -get_skew_value_from_clock_period min_clock_period -skew_value_multiplier 0.8

ข้อกําหนดที่แท้จริงของการเบ็ดเด็ดจะขึ้นอยู่กับการออกแบบของคุณ และวิธีการที่คุณจัดการกับการข้ามโดเมนนาฬิกา

ในท้ายที่สุด ให้ตรวจสอบการกําหนดเวลาการข้ามโดเมนนาฬิกาของคุณโดยเรียกใช้งานสรุปการบิดสูงสุดของรายงาน และรายงานสรุปความล่าช้า Net ในตัววิเคราะห์เวลา