ฉันจะจํากัดการข้ามโดเมนนาฬิกาของฉันได้อย่างไร

การใช้ข้อจํากัดการกําหนดเวลากับการข้ามโดเมนนาฬิกาหลายบิตของคุณจําเป็น หากบัสนี้มีข้อจํากัด set_false_path การเอียงบนบัสอาจมากกว่า 1 ช่วงนาฬิกา ซึ่งอาจทําให้เกิดข้อผิดพลาดในการทํางานของบัส

ข้อกําหนดแรกคือคุณไม่มีข้อจํากัด set_false_path ระหว่างสองโดเมนนาฬิกา หากคุณไม่ต้องการให้ทําการวิเคราะห์พาธระหว่างไฟล์เหล่านี้เพื่อตั้งค่าและหยุด คุณสามารถใช้ set_clock_groups ซึ่งมีการดําเนินการที่ต่ํากว่า

จากนั้น จํากัดเส้นทางด้วย set_net_delay เพื่อให้สั้นที่สุดและด้วย set_max_skew et_max_skew ไม่ได้จํากัดฟิตเตอร์ แต่คุณสามารถวิเคราะห์ข้อจํากัดนี้ได้กับข้อจํากัดนี้ใน Timing Analyzer

ข้อจํากัดของโดเมนนาฬิกาที่ข้ามระหว่าง data_a ในโดเมนนาฬิกา clk_a กับ data_b ใน clk_b โดเมนนาฬิกาอาจมีลักษณะดังนี้

create_clock -ชื่อ clk_a - รอบระยะเวลา 4.000 [get_ports {clk_a}]

create_clock -ชื่อ clk_b -period 4.500 [get_ports {clk_b}]

set_clock_groups -อะซิงโครนัส -กลุ่ม [get_clocks {clk_a}] -กลุ่ม [get_clocks {clk_b}]

set_net_delay -from [get_registers {data_a[*]}] -to [get_registers {data_b[*]}] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8

set_max_skew -from [get_keepers {data_a[*]}] - ไปยัง [get_keepers {data_b[*]}] -get_skew_value_from_clock_period min_clock_period -skew_value_multiplier 0.8

ข้อกําหนดการเอียงจะขึ้นอยู่กับการออกแบบของคุณและวิธีการจัดการการข้ามโดเมนนาฬิกา

สุดท้าย ตรวจสอบการกําหนดเวลาของโดเมนนาฬิกาของคุณที่ข้ามโดยเรียกใช้รายงานสรุป Skew สูงสุด และรายงานสรุปการหน่วงเวลาสุทธิในตัววิเคราะห์การกําหนดเวลา