ปัญหานี้เกิดจากสภาวะการแข่งขันพาธข้อมูล การอัปเดตสถานะตัวย้ายการอ่าน DMA "เสร็จสิ้น" และข้อมูลการเสร็จสิ้นจะถูกแบ่งออกเป็นสอง (2) พาธ/บัฟเฟอร์ที่แตกต่างกันภายใน ข้อมูลใช้พาธที่ยาวขึ้นไปยัง Avalon® -MM Slave เมื่อเปรียบเทียบกับการอัปเดตสถานะ
สภาวะการแข่งขันพาธข้อมูลนี้สังเกตได้ง่ายในการจําลอง อย่างไรก็ตาม สถานะ "เสร็จสิ้น" ในการอ่านรายงานรอบสัญญาณนาฬิกาสองสามรอบก่อนหน้าการถ่ายโอนข้อมูลจะไม่เป็นปัญหาในระบบฮาร์ดแวร์จริงเนื่องจากความหน่วงแฝง