ปัญหานี้เกิดจากสภาพการแย่งชิงข้อมูล ตัวย้ายการอ่าน DMA "เสร็จสิ้น" และข้อมูลที่เสร็จสมบูรณ์จะถูกแยกภายในเป็นพาธ/บัฟเฟอร์ที่แตกต่างกันสอง (2) พาธ ข้อมูลจะใช้พาธที่ยาวขึ้นไปยัง Avalon® -MM Slave เมื่อเปรียบเทียบกับการอัปเดตสถานะ
พบสภาพเชื้อชาติดาต้าพาธนี้ในการจําลองได้อย่างง่ายดาย อย่างไรก็ตาม ตัวย้ายการอ่านสถานะ "เสร็จสิ้น" รายงานว่ามีรอบสัญญาณนาฬิกาสองสามรอบก่อนการถ่ายโอนข้อมูลเสร็จสิ้นจะไม่เป็นปัญหาในระบบฮาร์ดแวร์จริงเนื่องจากความหน่วงแฝง