ID บทความ: 000080373 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/11/2019

ทําไม Intel® Stratix® 10 Avalon® -MM Interface สําหรับ PCIe* IP ที่มี DMA ภายในส่งสถานะ "เสร็จสิ้น" ผู้ย้ายการอ่านออกก่อนที่การถ่ายโอนข้อมูลจะเสร็จสิ้น

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ปัญหานี้เกิดจากสภาพการแย่งชิงข้อมูล ตัวย้ายการอ่าน DMA "เสร็จสิ้น" และข้อมูลที่เสร็จสมบูรณ์จะถูกแยกภายในเป็นพาธ/บัฟเฟอร์ที่แตกต่างกันสอง (2) พาธ ข้อมูลจะใช้พาธที่ยาวขึ้นไปยัง Avalon® -MM Slave เมื่อเปรียบเทียบกับการอัปเดตสถานะ

     

    วิธีแก้ไข

    พบสภาพเชื้อชาติดาต้าพาธนี้ในการจําลองได้อย่างง่ายดาย อย่างไรก็ตาม ตัวย้ายการอ่านสถานะ "เสร็จสิ้น" รายงานว่ามีรอบสัญญาณนาฬิกาสองสามรอบก่อนการถ่ายโอนข้อมูลเสร็จสิ้นจะไม่เป็นปัญหาในระบบฮาร์ดแวร์จริงเนื่องจากความหน่วงแฝง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้