ID บทความ: 000080244 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/09/2014

ข้อผิดพลาด VHDL "ข้อผิดพลาด: ไม่ทราบรหัสอย่างเป็นทางการ pll_slf_rst" และข้อผิดพลาด Verilog "ข้อผิดพลาด: การอ้างอิง defparam ที่ยังไม่ได้แก้ไขไปยังpll_slf_rst" เกิดขึ้นเมื่อจําลอง ACDS 13.1 อัปเดต 3 การออกแบบ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หลังจากติดตั้งเวอร์ชัน Altera® Complete Design Suite 13.1 update 3 คุณอาจเห็นข้อความแสดงข้อผิดพลาดขณะจําลองการออกแบบ การกําหนดเป้าหมายอุปกรณ์ Arria® V, Cyclone® V หรือ Stratix® V ด้วยAltera IP PLL พร้อมซอฟต์แวร์ Mentor Graphics® ModelSim-Altera® ข้อความแสดงข้อผิดพลาดสําหรับผู้ใช้ VHDL คือ:

    Error: Unknown formal identifier “pll_slf_rst”

    ข้อความแสดงข้อผิดพลาดสําหรับผู้ใช้ Verilog คือ:

    Error: Unresolved defparam reference to “pll_slf_rst”
    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II รุ่น เวอร์ชัน 14.0

    เพื่อกําจัดข้อผิดพลาดในซอฟต์แวร์ Quartus II รุ่น เวอร์ชัน 13.1 Update 3 ให้คอมไพล์ไฟล์ต่อไปนี้ลงในเครื่อง ไดเรกทอรีไลบรารี และแมป ไลบรารีaltera_lnsim และltera_lnsim_ver ไดเรกทอรีไลบรารีภายในเครื่อง:

    • quartus\eda\sim_lib\altera_lnsim.sv
    • quartus\eda\sim_lib\altera_lnsim_components.vhd (VHDL เท่านั้น)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Stratix® V FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้