ID บทความ: 000080229 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/06/2012

ตัวเลือกคอนโทรลเลอร์หน่วยความจําฮาร์ด Arria V และ Cyclone V อาจทํางานไม่ถูกต้องสําหรับอินเทอร์เฟซที่มี 2 Chip Select

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อ DDR2 และ DDR3, LPDDR2, QDR II, และ RLDRAM ผลิตภัณฑ์ II

    ตัวเลือกคอนโทรลเลอร์หน่วยความจําฮาร์ดบนอุปกรณ์ Arria V และ Cyclone V สําหรับการรีเฟรชผู้ใช้ การรีเฟรชด้วยตนเอง หรือการปิดเครื่องแบบลึกอาจไม่ทํางาน ถูกต้องสําหรับอินเทอร์เฟซที่มีชิปสองตัวเลือก ปัญหานี้อาจ ทําให้การจําลองค้างและในบางกรณีอาจส่งผลให้ฮาร์ดแวร์ ล้ม เหลว

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการแก้ไขไฟล์ altera_mem_if_hard_memory_controller_top_arriav.sv RTL (สําหรับ Arria การออกแบบ V) หรือ altera_mem_if_hard_memory_controller_top_cyclonev.sv (สําหรับ Cycloneการออกแบบ V) และเปลี่ยนบรรทัดต่อไปนี้:

    .localrefreshchip ( local_refresh_chip ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip ),

    ถึง:

    .localrefreshchip ( local_refresh_chip_wire ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip_wire ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip_wire ),

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้