ID บทความ: 000080210 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 18/05/2013

คําเตือน (169177) : <number> พินต้องเป็นไปตามข้อกําหนดAlteraสําหรับอินเทอร์เฟซ 3.3, 3.0 และ 2.5-V สําหรับข้อมูลเพิ่มเติม โปรดดู AN447: การอนุมานCyclone III และอุปกรณ์ iV Cycloneที่มีระบบ 3.3/3.0/2.5-V LVTTL/LVCMOS I/O</number>

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นคําเตือนด้านบนเมื่อคุณกําหนดมาตรฐาน LVTL/LVCMOS I/O 3.3/3.0/2.5-V LVTTL/LVCMOS I/O ให้กับพินอินพุตในอุปกรณ์ Cyclone® III, Cyclone IV และ Arria® II GX

นี่คือข้อความที่สร้างขึ้นโดยอัตโนมัติในซอฟต์แวร์ Quartus® II และไม่สามารถลบได้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Cyclone® III LS FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA
Arria® II GX FPGA
Cyclone® IV E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้