ทําไม Arria 10 Hard IP สําหรับCRAWAITREQUEST

สิ่งแวดล้อม

Quartus Edition

Intel® Quartus® II Subscription Edition

ค้นพบเวอร์ชัน: 14.0a10

คำอธิบาย เนื่องจากปัญหาใน Arria® 10 Hard IP สําหรับ PCI Express® ในโหมด Avalon®-MM สัญญาณรอรับสัญญาณ Control Register Access (CRA) (CraWaitRequest_o) ไม่เคย deasserts สําหรับการเข้าถึงการลงทะเบียนพื้นที่กําหนดค่า CRA (ชดเชย0x3c00 - 0x3c6c)

ความละเอียด

ปรับเปลี่ยนบล็อกต่อไปนี้เสมอโดยเริ่มที่ ~ บรรทัด 340 ในไฟล์ altpciexpav128_cr_avalon.v เพื่อเพิ่มรายการเป็นตัวหนาไปยังรายการความไว:

เลือกข้อมูลการอ่านที่ส่งคืนและอ่านได้
เสมอ @(addr_decode_reg หรือ AdTrReadData_i หรือ AdTrReadDataVld_i หรือ
A2PMbReadData_i หรือ A2PMbReadDataVld_i หรือ
P2AMbReadData_i หรือ P2AMbReadDataVld_i หรือ
RuptReadData_i หรือ RuptReadDataVld_i หรือ
RpReadData_iหรือRpReadDataVld_i หรือ
RdBakReadData_iหรือRdBakReadDataVld_i หรือCfgReadDataVld_i)

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 16 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Intel® Arria® 10 GT FPGA

Arria® V GT FPGA

Intel® Arria® 10 GX FPGA

Intel® Arria® 10 SX SoC FPGA

Cyclone® V SE SoC FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ทําไม Arria 10 Hard IP สําหรับCRAWAITREQUEST_O PCI Express จึงไม่เคยขจัดปัญหาในการลงทะเบียนพื้นที่กําหนดค่าภายในของ CRA

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์