ID บทความ: 000080163 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันจะใช้โหมดชดเชยแหล่งที่มาซิงโครนัสกับบัสแบบหลายพินได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ตั้งแต่ซอฟต์แวร์ Quartus® II เวอร์ชั่น 7.2 โหมดชดเชยข้อมูลต้นฉบับ PLL ที่ซิงโครนัสสามารถชดเชยพาธการลงทะเบียน pad-to-input-register หลายพาธ เช่น บัสข้อมูล ใช้การมอบหมาย "การชดเชย PLL" ในตัวแก้ไขการมอบหมายเพื่อเลือกพินอินพุตใดที่ใช้เป็นเป้าหมายการชดเชย PLL คุณสามารถรวมบัสข้อมูลทั้งหมดของคุณได้ เช่น หากการลงทะเบียนอินพุตขับเคลื่อนด้วยผลลัพธ์เดียวกันของ PLL ที่ชดเชยโดยแหล่งข้อมูล เพื่อให้ได้รับการชดเชยอย่างถูกต้องพินทั้งหมดควรอยู่ทางด้านเดียวกันของอุปกรณ์ PLL ชดเชย พินอินพุตที่เกิดจากความล่าช้าของ pad-to-register ที่ยาวที่สุดของพินอินพุตทั้งหมดในบัสที่ชดเชย

หากคุณไม่ได้เลือกเป้าหมายการชดเชย ซอฟต์แวร์ Quartus II จะเลือกพินทั้งหมดที่ขับเคลื่อนด้วยผลลัพธ์ที่ชดเชยของ PLL เป็นเป้าหมายการชดเชยโดยอัตโนมัติ

ในซอฟต์แวร์ Quartus II เวอร์ชั่น 7.1 SP1 และก่อนหน้า โหมดชดเชยแหล่งที่มาของ PLL ซิงโครนัสสามารถชดเชยพาธอินพุตเพียงพาธเดียวไปยังการลงทะเบียน IOE โปรดดูโซลูชันในส่วนโซลูชันที่เกี่ยวข้องสําหรับข้อมูลเพิ่มเติมเกี่ยวกับปัญหาในซอฟต์แวร์ Quartus II เวอร์ชั่น 7.1 SP1 และก่อนหน้า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

Cyclone® III FPGA
Cyclone® II FPGA
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้