ID บทความ: 000080153 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 09/03/2015

จะปิดการกําหนดเวลาการระงับและการตั้งค่าการละเมิดการแข่งขันใน FPGAs Intel® Arria® 10 ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในอุปกรณ์ Intel® Arria® 10 ซอฟต์แวร์ Quartus® II ที่พอดีจะแพ็คการลงทะเบียนลงใน Adaptive Logic Module (ALM) โดยอัตโนมัติเพื่อเพิ่มประสิทธิภาพพื้นที่ หากการลงทะเบียนที่สําคัญค้างอยู่ใน ALM เดียวกันกับ LUT ที่ขับเคลื่อนเราเตอร์จะเพิ่มสายไฟที่ด้านหน้า LUT เพื่อหลีกเลี่ยงการละเมิดเวลา ซึ่งอาจส่งผลเสียต่อการตั้งค่าพาธที่สําคัญผ่าน LUT เดียวกัน ซึ่งทําให้ยากต่อการแก้ไขทั้งการตั้งค่าและการละเมิดเวลารอบโครงสร้างนี้

    ความละเอียด

    ไฟล์ Quartus Settings (. มีการกําหนด QSF) ที่ป้องกันไม่ให้มีการบรรจุอัตโนมัติของการลงทะเบียนและ LUT ที่ขับเคลื่อนใน ALM เดียวกัน ซึ่งจะช่วยให้เราเตอร์สามารถเพิ่มสายยึดที่จําเป็นไว้ด้านหน้าการลงทะเบียนโดยตรงและไม่ส่งผลเสียต่อการตั้งค่าพาธที่สําคัญผ่าน LUT เอง

    เพื่อป้องกันการบรรจุลงทะเบียน/LUT ให้ใช้การบ้านต่อไปนี้:

    set_instance_assignment -name QII_AUTO_PACKED_REGISTERS OFF -to <inst_name>

    การบ้านนี้มีให้ในซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 Intel Arria 10 FPGA Edition และใหม่กว่า ซอฟต์แวร์ Quartus II ที่วางจําหน่ายในอนาคตจะมีกําหนดการรับมือโดยอัตโนมัติ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้