เมื่อกลุ่มปฏิบัติการทดสอบร่วม (JTAG) ISP Clock (TCK) ทํางานที่ความถี่สูง (1 ถึง 10 MHz) เวลาที่จําเป็นในการเปลี่ยนข้อมูลและที่อยู่ลงในอุปกรณ์จะน้อยมากเมื่อเทียบกับเวลาชีพจรการเขียนโปรแกรมสําหรับเซลล์หน่วยความจํา
เมื่อเขียนโปรแกรมอุปกรณ์หลายเครื่องในห่วงโซ่ JTAG การเขียนโปรแกรมพร้อมกันจะช่วยให้สามารถตั้งโปรแกรมชีพจรสําหรับแต่ละอุปกรณ์พร้อมกันได้ ดังนั้นการเขียนโปรแกรมพร้อมกันนี้ช่วยให้เวลาการเขียนโปรแกรมลดลงอย่างมาก
เมื่อ TCK ทํางานที่ความถี่ต่ํา (~100 kHz) เวลาที่จําเป็นในการเปลี่ยนข้อมูลและที่อยู่ลงในอุปกรณ์จะโดดเด่นเมื่อเทียบกับเวลาพัลส์ที่ตั้งโปรแกรมสําหรับเซลล์หน่วยความจํา ดังนั้นเมื่อถึงความถี่ที่ต่ําลง การเขียนโปรแกรมพร้อมกันจึงมีประโยชน์น้อยมาก
Altera รองรับการเขียนโปรแกรมพร้อมกันเมื่อใช้ไฟล์ Serial Vector Format (.svf), ไฟล์ Jam™ (.jam) และไฟล์ Jam Byte-Code (.jbc) รูปแบบไฟล์เหล่านี้จะใช้การเขียนโปรแกรมพร้อมกันโดยอัตโนมัติเมื่อใดก็ตามที่มีการกําหนดเป้าหมายอุปกรณ์มากกว่าหนึ่งตัวในตระกูลเดียวกัน
สําหรับข้อมูลเพิ่มเติม โปรดดู คู่มือความสามารถในการตั้งโปรแกรมในระบบสําหรับอุปกรณ์ MAX II (PDF)และ AN 100: แนวทางความสามารถในการโปรแกรมในระบบ (PDF).