ID บทความ: 000080134 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/12/2014

ข้อผิดพลาด: ความไม่แน่นอนของช่องต้องมากกว่าหรือเท่ากับ 0

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อคุณใช้คอนโทรลเลอร์ DDR3 SDRAM กับ UniPHY และทําตาม หน้าวิกิ FPGA (ชุมชน Intel) Measuring_Channel_Signal_Integrity เพื่อคํานวณพารามิเตอร์ ISI ในแท็บ การตั้งค่าบอร์ด ของ DDR3 IP GUI คุณอาจได้รับจํานวนลบ คุณจะได้รับข้อความแสดงข้อผิดพลาดข้างต้นหากมีการป้อนจํานวนลบลงใน GUI

    ความละเอียด

    เพื่อหลีกเลี่ยงข้อความแสดงข้อผิดพลาด ให้ป้อนศูนย์ถ้าคุณคํานวณจํานวนลบสําหรับพารามิเตอร์ ISI

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้