ทําไมสัญญาณ DQS ในการอ่านStratixของฉันจึงติดอยู่ที่การเปลี่ยนเฟสที่ไม่ถูกต้อง

คำอธิบาย เมื่อใช้สัญญาณ DQS ในอุปกรณ์ Stratix คุณต้องตรวจสอบให้แน่ใจว่าสัญญาณนาฬิกาอ้างอิง DLL ไปยังFPGAใช้งานได้เสมอหลังจากการกําหนดค่า ซึ่งหมายความว่านาฬิกาอ้างอิง DLL ต้องเป็นไปตามข้อมูลจําเพาะ VIH และ VIL ของมาตรฐาน IO หากนาฬิกาอ้างอิง DLL ไม่ตรงกับระดับแรงดันไฟฟ้าที่ระบุ ขั้นตอนการเตรียมใช้งาน DLL อาจเสียหายส่งผลให้มีค่า Phase Shift ที่ไม่ถูกต้อง แม้ว่า DLL จะปรับเทียบด้วยตัวเอง แต่หากค่ามาตรฐานตัวนับเกิดความเสียหายระหว่างการเริ่มต้น การชดเชยสําหรับการเปลี่ยนเฟสจะไม่ถูกต้องและไม่สามารถอัปเดตได้ เว้นแต่คุณจะปิดอุปกรณ์วงจรพลังงาน

เมื่อดีบักปัญหานี้ ให้ตรวจสอบการยกเลิกบนนาฬิกาอ้างอิง DLL ก่อน การดึง VTT สามารถอนุญาตให้สัญญาณนาฬิกาอ้างอิง DLL ของคุณไปยังสถานะที่ไม่ระบุเมื่อไม่มีสัญญาณใดที่ขับเคลื่อนสาย