สําหรับอุปกรณ์ Stratix® III และ Stratix IV ซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.0 SP1 และก่อนหน้านี้อาจสร้างสัญญาณนาฬิกาเอาต์พุตความถี่ต่ําที่ไม่ถูกต้องหาก PLL อย่างน้อยหนึ่งตัวใช้ตัวนับหลังการปรับขยายที่เกี่ยวข้องเพื่อให้ได้ความถี่สัญญาณนาฬิกาออกต่ํา และ PLL ดังกล่าวจะถูกรวมเข้ากับอีกเครื่องในการออกแบบของคุณ
ซอฟต์แวร์ Quartus II สามารถผสาน PLL เมื่อมีสอง (หรือมากกว่า) ALTPLL อินสแตนซ์ในการออกแบบของคุณสามารถรวมเข้ากับทรัพยากร PLL หนึ่งตัวได้ ตัวอย่างเช่น หากสองฟังก์ชัน ALTPLL มีสัญญาณนาฬิกาอ้างอิงเดียวกัน สัญญาณรีเซ็ตเดียวกัน และแต่ละตัวมีสัญญาณนาฬิกาเอาต์พุตที่สามารถผลิตได้ด้วย PLL เดียว ระบบจะผสานรวมนาฬิกาเหล่านั้นไว้ในทรัพยากรเดียวกัน
ในซอฟต์แวร์ Quartus II เวอร์ชัน 11.0SP1 และก่อนหน้า ฟังก์ชันการผสานจะไม่ปรับใช้ตัวนับ cascaded อย่างถูกต้อง รายงานการใช้ PLL จะแสดงการใช้ความถี่สัญญาณนาฬิกาที่ต้องการและการวิเคราะห์เวลาจะดําเนินการที่อัตราสัญญาณนาฬิกาที่ต้องการ แต่เอาต์พุตสัญญาณนาฬิกาอาจไม่มีความถี่เอาต์พุตที่ต้องการในอุปกรณ์
หากต้องการแก้ไขปัญหานี้ ให้ปิด "Auto Merge PLLs" สําหรับโครงการของคุณ ตัวเลือกนี้สามารถพบได้ในเมนูการบ้าน - การตั้งค่า - การตั้งค่า Fitter - การตั้งค่า Fitter เพิ่มเติม