มีข้อกังวลเกี่ยวกับการกําหนดเวลา DDR โดยใช้ IP Altera EMIF (External Memory Interface) หากการออกแบบของฉันล้มเหลวในการทดสอบการปฏิบัติตามข้อกําหนด DCD (Duty Cycle Distortion)

หากการออกแบบของคุณล้มเหลวในการทดสอบการปฏิบัติตาม DCD ฟังก์ชั่นการทํางานของระบบจะยังคงรับประกันได้มากกว่า PVT (กระบวนการ แรงดันไฟฟ้าและอุณหภูมิ) หากมีดังต่อไปนี้:

พารามิเตอร์การกําหนดเวลาหน่วยความจําทั้งหมดถูกตั้งค่าอย่างถูกต้องใน EMIF IP GUI (Graphical User Interface) ตามเกรดความเร็วของหน่วยความจํา และดูเอกสารข้อมูลผู้จัดจําหน่ายหน่วยความจํา

เอฟเฟ็กต์ระดับบอร์ดทั้งหมดจะถูกป้อนอย่างถูกต้องภายใต้แท็บ การตั้งค่าบอร์ด คุณต้องใช้ HyperLynx หรือตัวจําลองที่คล้ายกันเพื่อให้ได้ค่าเหล่านี้ที่แสดงถึงบอร์ดของคุณ

การวิเคราะห์เวลา EMIF ในการออกแบบของคุณมีกําไรขั้นต้นที่เป็นบวกจากการวิเคราะห์เวลา TimeQuest

• การวิเคราะห์เวลาอินเทอร์เฟซหน่วยความจําภายนอกของซอฟต์แวร์ Altera Quartus® II เป็นการวิเคราะห์ระดับระบบเต็มรูปแบบ รวมถึงเอฟเฟกต์ PCB เช่น ISI SSI, เอฟเฟกต์FPGA เช่น โมเดลที่เพิ่มขึ้น/ลดลงบน DQ/DQS/CK รวมถึง DCD และเอฟเฟ็กต์อุปกรณ์หน่วยความจํา เช่น tDQSQ, tQH, tDH, tDH, tIS, tIH, tDQSCK, การสอบเทียบหน่วยความจํา