ปัญหาสำคัญ
ระหว่างการคอมไพล์คอร์ IP ที่ Qsys สร้างขึ้น TimeQuest ตัววิเคราะห์เวลาอาจแสดงข้อความเตือนที่ระบุว่า SDC ข้อจํากัดกําลังถูกละเลย ข้อความเหล่านี้จะปรากฏเนื่องจาก TimeQuest อ่านไฟล์ altera_avalon_half_rate_bridge_constraints.sdc แม้ว่าจะไม่มีการใช้คุณสมบัติ Half Rate Bridge
ปัญหานี้มีผลต่อการกําหนดค่าที่สร้างขึ้นโดย Qsys ทั้งหมด
ปัญหานี้ไม่มีผลกระทบด้านการออกแบบ
เพื่อป้องกันการแสดงข้อความเตือน ให้ลบไฟล์ altera_avalon_half_rate_bridge_constraints.sdc จากโครงการและจากไฟล์ .qip ใดๆ
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต