ซอฟต์แวร์ Quartus® II ต้องใช้การจัดวางช่องสัญญาณที่เฉพาะเจาะจงสําหรับการกําหนดค่าช่องสัญญาณแบบรวมต่อไปนี้เพื่อคอมไพล์การออกแบบสําเร็จ
1) x4 การกําหนดค่าช่องสัญญาณแบบรวม:
ในโหมด PCI Express (PIPE) x4 และ XAUI ทั้งตัวรับส่งสัญญาณและตัวรับสัญญาณจะถูกรวมเข้าไว้ ในโหมด Basic x4 จะมีการรวมเฉพาะช่องสัญญาณตัวรับส่งสัญญาณเท่านั้น
A) สําหรับการปรับใช้ PCI Express (PIPE) x4 หรือ XAUI คุณต้องเชื่อมต่อช่องสัญญาณลอจิก ALT2GXB เข้ากับช่องสัญญาณทางกายภาพดังนี้:
- ช่องสัญญาณลอจิคัล 0 (tx_dataout[0]/rx_datain[0]) -> Physical Channel 0 ในบล็อกตัวรับส่งสัญญาณ
- ช่องสัญญาณลอจิคัล 1 (tx_dataout[1]/rx_datain[1]) ->ช่องสัญญาณทางกายภาพ 1 ในบล็อกตัวรับส่งสัญญาณ
- ช่องสัญญาณลอจิคัล 2 (tx_dataout[2]/rx_datain[2]) ->ช่องสัญญาณทางกายภาพ 2 ในบล็อกตัวรับส่งสัญญาณ
- ช่องสัญญาณลอจิคัล 3 (tx_dataout[3]/rx_datain[3]) ->ช่องสัญญาณทางกายภาพ 3 ในบล็อกตัวรับส่งสัญญาณ
ข) สําหรับการใช้งาน Basic x4 คุณต้องเชื่อมต่อช่องสัญญาณลอจิคัล ALT2GXB เข้ากับช่องสัญญาณทางกายภาพดังนี้:
- ช่องสัญญาณลอจิคัล 0 (tx_dataout[0]) -> Physical Channel 0 ในบล็อกตัวรับส่งสัญญาณ
- ช่องสัญญาณลอจิคัล 1 (tx_dataout[1]) -> Physical Channel 1 ในบล็อกตัวรับส่งสัญญาณ
- ช่องสัญญาณลอจิคัล 2 (tx_dataout[2]) -> Physical Channel 2 ในบล็อกตัวรับส่งสัญญาณ
- ช่องสัญญาณลอจิคัล 3 (tx_dataout[3]) ->ช่องสัญญาณทางกายภาพ 3 ในบล็อกตัวรับส่งสัญญาณ
ซอฟต์แวร์ Quartus® II มีข้อผิดพลาดในการคอมไพล์เมื่อช่องลอจิคัลไม่ได้เชื่อมต่อกับช่องทางกายภาพตามที่แนะนําข้างต้น
สําหรับการกําหนดค่า x4 แบบรวม Altera แนะนําให้เชื่อมต่อช่องสัญญาณทางกายภาพ 0, 1, 2 และ 3 ในบล็อกตัวรับส่งสัญญาณเข้ากับเลนของขั้วต่อ 0, 1, 2 และ 3 ตามลําดับ
2)x8 ช่องพันธะการกําหนดค่า:
สําหรับการใช้งาน PCI Express (PIPE) x8 คุณต้องเชื่อมต่อช่องสัญญาณลอจิคัล ALT2GXB กับช่องสัญญาณทางกายภาพดังนี้:
- ช่องสัญญาณลอจิคัล 0 (tx_dataout[0]/rx_datain[0]) ->ช่องสัญญาณทางกายภาพ 0 ในบล็อกตัวรับส่งสัญญาณหลัก
- ช่องสัญญาณลอจิคัล 1 (tx_dataout[1]/rx_datain[1]) ->ช่องสัญญาณทางกายภาพ 1 ในบล็อกตัวรับส่งสัญญาณหลัก
- ช่องสัญญาณลอจิคัล 2 (tx_dataout[2]/rx_datain[2]) ->ช่องสัญญาณทางกายภาพ 2 ในบล็อกตัวรับส่งสัญญาณหลัก
- ช่องสัญญาณลอจิคัล 3 (tx_dataout[3]/rx_datain[3]) ->ช่องสัญญาณทางกายภาพ 3 ในบล็อกตัวรับส่งสัญญาณหลัก
- ช่องสัญญาณลอจิคัล 4 (tx_dataout[4]/rx_datain[4]) ->ช่องสัญญาณทางกายภาพ 0 ในบล็อกตัวรับส่งสัญญาณ Slave
- ช่องสัญญาณลอจิคัล 5 (tx_dataout[5]/rx_datain[5]) -> Physical Channel 1 ในบล็อกตัวรับส่งสัญญาณ Slave
- ช่องสัญญาณลอจิคัล 6 (tx_dataout[6]/rx_datain[6]) ->ช่องสัญญาณทางกายภาพ 2 ในบล็อกตัวรับส่งสัญญาณ Slave
- ช่องสัญญาณลอจิคัล 7 (tx_dataout[7]/rx_datain[7]) ->ช่องสัญญาณทางกายภาพ 3 ในบล็อกตัวรับส่งสัญญาณ Slave
ซอฟต์แวร์ Quartus® II มีข้อผิดพลาดในการคอมไพล์เมื่อช่องลอจิคัลไม่ได้เชื่อมต่อกับช่องทางกายภาพตามที่แนะนําข้างต้น
สําหรับการเชื่อมต่อ PCI Express x8 Altera แนะนําให้เชื่อมต่อช่องสัญญาณทางกายภาพ 0, 1, 2, 3, 4, 5, 6 และ 7 ในบล็อกตัวรับส่งสัญญาณเข้ากับเลนขั้วต่อ PCI Express edge 0, 1, 2, 3, 4, 5, 6 และ 7 ตามลําดับ
สําหรับช่องทางทางกายภาพทางกฎหมายกับการแมปเลน PCI Express x8 ในอุปกรณ์ Stratix II GX อื่นๆ ทั้งหมด โปรดดูที่ส่วน "ตัวกระจายสัญญาณนาฬิกา" ในบท "ภาพรวมสถาปัตยกรรมตัวรับส่งสัญญาณ Stratix II GX" ในโวลุ่ม 2 ของคู่มืออุปกรณ์ Stratix II GX