ปัญหาสำคัญ
คำอธิบาย
หากการออกแบบ HPS ของคุณถูกสร้างขึ้นด้วย Qsys v13.0 หรือก่อนหน้า และคุณเปิดใน v13.0 SP1 หรือใหม่กว่า คุณอาจเห็นข้อความแสดงข้อผิดพลาด คล้ายกับรายการต่อไปนี้:
The selected peripheral UART0 and are
conflicting.
ใน v13.0 และก่อนหน้า ส่วนประกอบ HPS soft IP สําหรับArria V SoC HPS มีคําจํากัดความชุดพินไม่ถูกต้อง การกําหนดพิน UART0 ในชุด HPS I/O 0 และชุด HPS I/O 2 จะมีการแลกเปลี่ยนกัน เมื่อคุณเปิด การออกแบบที่สร้างขึ้นด้วยคําจํากัดความชุดพินที่ไม่ถูกต้อง และถูกเปลี่ยนใหม่ พินตําแหน่งทับซ้อนกับพินส่วนประกอบอื่นๆ
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้:
- เปิดการออกแบบ SoC HPS ของคุณใน Qsys
- แก้ไขส่วนประกอบ HPS
- เปิดหน้า Peripheral Pin Multiplexing
- เปลี่ยน การกล้ําพิน UART0 จาก HPS ชุด I/O 0 เป็น ชุด HPS I/O 2 หรือในทางกลับกัน