เนื่องจากปัญหา Cyclone® V SoC และอุปกรณ์ V SoC Arria®อาจพบปัญหาต่อไปนี้สําหรับการกําหนดค่าด้วยพิน clock select (CSEL) ตั้งค่าเป็นค่า 01, 10 หรือ 11:
- HPS ค้างอยู่ในขั้นตอน BootROM และไม่สามารถดําเนินการต่อไปที่ขั้น Preloader ได้
- การสอบเทียบ HPS SDRAM ล้มเหลวระหว่างกระบวนการ Preloader
มีโปรแกรมแก้ไขสําหรับซอฟต์แวร์ Quartus® II / SoC EDS เวอร์ชั่น 13.1 และ 14.0 เพื่อแก้ไขปัญหานี้ให้ทําตามคําแนะนําด้านล่าง
- ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขจากลิงก์ที่เหมาะสมด้านล่าง
- SoC EDS เวอร์ชั่น 14.0
- SoC EDS เวอร์ชั่น 13.1
- หมาย เหตุ:
- ติดตั้งโปรแกรมแก้ไขใน/altera//
ไดเรกทอรี
- โปรแกรมแก้ไขนี้ใช้ HPS บน 4 Kbytes ของ HPS on-chip RAM (OCRAM) ดังนั้น ซอฟต์แวร์ของคุณที่ทํางานหลังจาก Preloader ต้องไม่แก้ไข OCRAM ที่ด้านบน 4 Kbytes
- เชื่อมต่อพิน CSEL [1:0] เพื่อดึงลงไปยังตัวต้านทานดิน (4.7 ที่ระบุถึง 10 ข้อ) บนบอร์ด, CSEL=00 ในโหมด CSEL นี้ BootROM จะไม่ทําการกําหนดค่า PLL และ PLL อยู่ในสถานะบายพาสเมื่อมีการเปิดเครื่องหรือรีเซ็ตแบบ Cold
- สร้างภาพ Preloader ขึ้นใหม่
- เปิดใช้งานเชลล์คําสั่งแบบฝัง
- ในระบบ Windows ให้เรียกใช้ไฟล์แบตช์: \embedded\Embedded_Command_Shell.bat
- ในระบบ Linux ให้เรียกใช้งานเชลล์สคริปต์: \embedded\embedded_command_shell.sh
- ในเชลล์คําสั่ง ให้เปลี่ยนไดเรกทอรีเป็น /ซอฟต์แวร์/spl_bsp
- พิมพ์ทําให้สะอาดหมดจด
- หมายเหตุ: คําสั่งนี้จะลบภาพไบนารี Preloader และโฟลเดอร์ uboot-socfpga ซึ่งมีไฟล์ต้นฉบับ Preloader ทั้งหมด หากคุณแก้ไขหรือเพิ่มไฟล์ในโฟลเดอร์นี้ก่อนหน้านี้ คุณควรสํารองไฟล์เหล่านั้นและนําไปปรับใช้อีกครั้งหลังจากใช้โปรแกรมแก้ไขนี้
- ประเภทจัดทํา
- หมายเหตุ: การทํา Preloader ใหม่จะเรียกใช้การแตกไฟล์ Preloader Source จากไดเรกทอรีการติดตั้ง SoC EDS ซึ่งประกอบด้วยการแก้ไขปัญหานี้
- หมายเหตุ: การทํา Preloader ใหม่จะเรียกใช้การแตกไฟล์ Preloader Source จากไดเรกทอรีการติดตั้ง SoC EDS ซึ่งประกอบด้วยการแก้ไขปัญหานี้