คำอธิบาย
เมื่อใช้ aclr ในAltera® การทํางานแบบ Dual-Clock FIFO Megafunction คุณต้องตรวจสอบให้แน่ใจว่าขอบของ aclr ที่ลดลงไม่เคยเกิดขึ้นบนขอบที่เพิ่มขึ้นของสัญญาณนาฬิกาเขียน เมื่อสภาพดังกล่าวเกิดขึ้น อาจมีความเป็นไปได้ที่ตัวนับตัวใดตัวหนึ่ง (อ่านหรือเขียน) จะเปลี่ยนไปในขณะที่ตัวอื่นไม่ทํางาน ซึ่งทําให้ด้านการอ่านและด้านการเขียนไม่เห็นด้วยกับจํานวนคําใน FIFO ตัวอย่างเช่น ตัวนับหนึ่งจะเห็น Aclr ยาวกว่าตัวอื่นหากมีการบิดงอบนเส้น aclr
คุณสามารถหน่วงเวลาของ Aclr ได้ประมาณครึ่งรอบก่อนที่จะไปที่ FIFO โดยเพิ่ม D flipflop (DFF) ที่ ACLR ที่กลับด้านเชื่อมต่อกับพอร์ตที่ตั้งไว้ล่วงหน้าของ DFF และ wrclk ที่กลับด้านจะเชื่อมต่อกับนาฬิกา DFF พร้อมกับพอร์ต D ของ DFF ที่เชื่อมต่อเข้ากับสายดิน จากนั้นคุณสามารถใช้เอาต์พุตของ DFF เป็นการรวม FIFO ของคุณ ซึ่งรับประกันได้ว่า Edge of Aclr ที่ลดลงจะไม่เกิดขึ้นบนขอบที่เพิ่มขึ้นของสัญญาณนาฬิกาเขียน ทางเลือกในการแก้ไขปัญหานี้คือการทําให้ aclr ทํางานต่ําในขณะที่ aclr ทํางานอยู่เพื่อรับประกันว่าทั้งเคาน์เตอร์จะไม่เปลี่ยน
คุณไม่ต้องกังวลเกี่ยวกับด้านการอ่านหากคุณเปิดการตรวจสอบการล้น FIFO จะถูกทําให้ว่างเปล่าเมื่อรับรอง aclr ซึ่งจะละเว้นคําขออ่านทั้งหมด ซึ่งคล้ายกับการถือ Rdreq ต่ํา