ID บทความ: 000079510 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/06/2016

การออกแบบ Arria 10, Arria V GZ และ Stratix V PCI Express โดยใช้อินเทอร์เฟซ Avalon-MM หรือ Avalon-MM DMA ที่รองรับสัญญาณพื้นที่กําหนดค่าเลเยอร์ธุรกรรม (tl_cfg_*) อาจค้างอยู่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ข้อมูล Transaction Layer Configuration Space Signals (tl_cfg*)การขับเคลื่อนด้วย Hard IP สําหรับ PCI Express มีตัวอย่างไม่ถูกต้อง ใน fabric FPGA ดังนั้น การละเมิดเวลาในการตั้งค่าหรือการระงับจึงเกิดขึ้น ซอฟต์แวร์ Quartus Prime ไม่รายงานการละเมิดเนื่องจากพาธแบบหลายรอบนี้ ไม่มีข้อจํากัด หากเกิดการละเมิดเวลา ระบบอาจหยุดทํางาน

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 16.0.1 หรือใหม่กว่าของซอฟต์แวร์ Quartus Prime

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้