คำอธิบาย
โซลูชันนี้อธิบายถึงขั้นตอนการลบการยกเลิกการใช้งานบนชิป (OCT) ออกจากการออกแบบที่ใช้ตัวควบคุมหน่วยความจําที่ใช้ UniPHY แรงจูงใจที่ใหญ่ที่สุดในการถอด OCT ออกจาก I/O อินเทอร์เฟซหน่วยความจําคือการประหยัดพลังงาน โปรดระลึกถึงสามประการ:
- ห้ามถอดการยกเลิกFPGA (บนไดย์หรือออนบอร์ด) บน I/O หน่วยความจําที่ทํางานอย่างน้อย 300 MHz
- อย่าถอดการยกเลิกสําหรับ
mem_clkสัญญาณ - ทําการจําลองความถูกต้องของสัญญาณเพื่อตรวจสอบคุณภาพของสัญญาณหลังจากถอด OCT แล้ว
ขั้นตอนด้านล่างอธิบายวิธีลบ OCT ขั้นตอนเหล่านี้มีผลกับ:
- DDR3 สําหรับ Stratix® V, Arria® V และ Cyclone® V
- QDR II สําหรับ Stratix V และ Arria V
- RLDRAM II สําหรับStratix V
ก่อนที่คุณจะเริ่มทําการแก้ไขโครงการ ตรวจสอบให้แน่ใจว่าโครงการของคุณถูกคอมไพล์โดยไม่มีข้อผิดพลาด
- เปิดหน้าต่าง project_nameไฟล์ >.qsf ลบหรือแสดงความคิดเห็นเกี่ยวกับการกําหนด IO การยกเลิกในไฟล์ Quartus® II Settings (.qsf) หรือตัวแก้ไขการมอบหมาย ตัวอย่างเช่น ให้ข้อคิดเห็นเกี่ยวกับบรรทัดต่อไปนี้:
หากต้องการแสดงความคิดเห็นเกี่ยวกับการกําหนด QSF ให้เพิ่มเครื่องหมายปอนด์ (#) ที่จุดเริ่มต้นของบรรทัดset_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION"
set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION” - สําหรับ RLDRAM II และ QDRII/QDRII เท่านั้น: ลบข้อจํากัด QSF ใดๆ ที่เริ่มต้นด้วย
set_instance_assignment -name TERMINATION_CONTROL_BLOCK” - เริ่มการคอมไพล์ Quartus การคอมไพล์ล้มเหลวในการออกแบบที่มีข้อผิดพลาดมากมาย ดับเบิลคลิกที่ข้อผิดพลาดแรกเริ่มต้นด้วย "Output buffer atom" และจะชี้ไปที่การสร้างอินสแตนซ์ของบัฟเฟอร์เอาต์พุตใน altdq_dqs2_stratixv.sv ถอดการเชื่อมต่อต่อไปนี้ออกจากการสร้างอินสแตนซ์บัฟเฟอร์เอาต์พุตนั้น
- ขนานกัน
- Seriesterminationcontrol
- Dynamicterminationcontrol
.parallelterminationcontrol (parallelterminationcontrol_in), .parallelterminationcontrol (),- สําหรับ DDR2 และ DDR3 เท่านั้น: เปิด altdq_dqs2_stratixv.sv ค้นหาอินสแตนซ์ที่มีชื่อว่า "stratixv_pseudo_diff_out" แสดงความคิดเห็นเกี่ยวกับบรรทัดที่มีคํานิยาม "dtcin" เปลี่ยน:
ถึง.dtcin(delayed_oct),//.dtcin(delayed_oct),