ID บทความ: 000079265 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/06/2012

อินเทอร์เฟซ QDR II/II การกําหนดเป้าหมายArriaอุปกรณ์ V ต้องใช้งาน Sequencer ที่ใช้Nios II

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ QDR II

    อินเทอร์เฟซ QDR II/II ที่กําหนดเป้าหมายอุปกรณ์ Arria V ไม่สมบูรณ์ รองรับตัวจัดลําดับที่ใช้ RTL หากคุณเลือกตัวจัดลําดับที่ใช้ RTL IP ที่ได้จะสร้างและจําลองอย่างถูกต้อง แต่มีการสอบเทียบ ในฮาร์ดแวร์จะไม่น่าเชื่อถือ

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้Nios II Sequencer

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้