ID บทความ: 000079214 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/11/2011

Stratix V QDR II และตัวควบคุม QDR II SRAM พร้อม UniPHY และตัวควบคุม RLDRAM II พร้อมอินเทอร์เฟซหน่วยความจํา UniPHY อาจพบความล้มเหลวในการเขียน

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • โปรเซสเซอร์ Intel® Nios® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    อินเตอร์เฟซหน่วยความจําที่กําหนดเป้าหมายอุปกรณ์ Stratix V อาจแสดงขึ้น การตั้งค่าการเขียนหรือการหยุดการเขียนล้มเหลวของเวลา

    ความละเอียด

    การแก้ไขปัญหาสําหรับอินเทอร์เฟซที่ทํางานที่ 400MHz หรือช้ากว่าคือ เพื่อเปิดใช้งานตัวจัดลําดับที่ใช้Nios IIประสิทธิภาพสูงแทน ตัวจัดลําดับที่ใช้ RTL

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้