ID บทความ: 000079201 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/12/2014

ทําไมฉันจึงเห็นบิตdrv_status_failปฏิเสธเมื่อฉันจําลองการออกแบบตัวอย่าง LPDDR2 ในโหมดการปรับเทียบข้าม

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณอาจเห็น drv_status_fail สัญญาณแอสเซทสูงเมื่อคุณจําลองการออกแบบตัวอย่าง LPDDR2 ในโหมดการสอบเทียบข้าม คอนโทรลเลอร์ LPDDR2 จําเป็นต้องปรับหน้าต่าง DQS ซึ่งมีให้มาในโหมดการปรับเทียบด่วนและการปรับเทียบแบบเต็มรูปแบบเท่านั้น
ความละเอียด

วิธีแก้ไขปัญหาชั่วคราวคือการเปิดใช้งานโหมดการปรับเทียบด่วนหรือโหมดการปรับเทียบเต็มรูปแบบเมื่อคุณสร้าง IP

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Cyclone® V E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้