ID บทความ: 000079190 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/11/2013

ความล้มเหลวในการกําหนดเวลาที่เป็นไปได้ในการออกแบบการกําหนดเป้าหมายอุปกรณ์ Arria V และ Cyclone V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อคอนโทรลเลอร์ DDR2, DDR3 และ LPDDR2 SDRAM กับ UniPHY

    อินเตอร์เฟซแบบซอฟต์ DDR2, DDR3 และ LPDDR2 บน Arria V GX/GT/SoC หรืออุปกรณ์ V และ SoC Cycloneอาจประสบปัญหาการกําหนดเวลา ปิดที่ความถี่สูงสุดบางอย่าง

    โดยเฉพาะอย่างยิ่ง ปัญหานี้มีผลต่ออินเทอร์เฟซแบบซอฟต์กับ การกําหนดค่าต่อไปนี้:

    • Arria V DDR3 ในไตรมาสที่ 600 MHz หรือสูงกว่า
    • Arria V ครึ่งอัตรา LPDDR2 ที่ 300 MHz หรือสูงกว่า
    • Cyclone V ครึ่งอัตรา DDR3 ที่ 300 MHz
    • Cyclone V ครึ่งอัตรา DDR2 ที่ 300 MHz
    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้สิ่งที่เหมาะสม โซลูชันสําหรับการกําหนดค่าของคุณ ตามที่อธิบายไว้ด้านล่าง

    ข้อมูลจําเพาะ DDR3, DDR3L และ LPDDR2 SDRAM EMIF อัปเดตสําหรับอุปกรณ์ Arria V GX/GT/SoC

    • สําหรับArria V GX/GT/SoC -อุปกรณ์เกรดความเร็ว I3 รบกวนด้วยส่วนประกอบ DDR3 SDRAM ที่มี ชิป 1 ตัวเลือกโดยใช้ซอฟต์หน่วยความจําคอนโทรลเลอร์ที่ 667 MHz: อัปเกรดส่วนประกอบ DDR3 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 1066 MHz เป็น บรรลุความถี่สูงสุดที่ระบุ
    • สําหรับArria V GX/GT/SoC, ความเร็ว -I3 อุปกรณ์เกรดที่อนุมานด้วยส่วนประกอบ DDR3L SDRAM ที่มีชิป 1 ตัว เลือกโดยใช้ซอฟต์หน่วยความจําคอนโทรลเลอร์: ความถี่สูงสุดจะถูกปรับลดเป็น 600MHz
    • สําหรับArria V GX/GT/SoC, ความเร็ว -C4 อุปกรณ์เกรดที่อนุมานด้วยส่วนประกอบ DDR3 SDRAM ที่มีชิป 1 ตัว เลือกโดยใช้ซอฟต์หน่วยความจําคอนโทรลเลอร์: ความถี่สูงสุดจะถูกปรับลดเป็น 600 MHz สําหรับการออกแบบที่มี Total Interface ความกว้างของ 64 บิตขึ้นไป และ 633 MHz สําหรับการออกแบบที่มีความกว้างของอินเทอร์เฟซทั้งหมด ด้านล่าง 64 บิต อัปเกรดส่วนประกอบ DDR3 SDRAM เป็น DDR3 SDRAM 1066 MHz ส่วนประกอบเพื่อให้ได้ความถี่สูงสุดที่ระบุ
    • สําหรับArria V GX/GT/SoC, ความเร็ว -C4 อุปกรณ์เกรดที่อนุมานด้วยส่วนประกอบ DDR3L SDRAM ที่มีชิป 1 ตัว เลือกโดยใช้ซอฟต์หน่วยความจําคอนโทรลเลอร์: ความถี่สูงสุดจะถูกปรับลดเป็น 600 MHz
    • สําหรับArria V GX/GT/SoC, ความเร็ว -C5 อุปกรณ์เกรดที่อนุมานด้วยส่วนประกอบ DDR3L SDRAM ที่มีชิป 1 ตัว เลือกโดยใช้ซอฟต์หน่วยความจําคอนโทรลเลอร์ที่ 533 MHz: อัปเกรดส่วนประกอบ DDR3L SDRAM เป็นส่วนประกอบ DDR3 SDRAM 800 MHz เป็น บรรลุความถี่สูงสุดที่ระบุ
    • สําหรับ Arria V GX/GT/SoC, -C5 และ I5 อุปกรณ์เกรดความเร็วที่รบกวนด้วยส่วนประกอบ LPDDR2 SDRAM ที่มี ชิป 1 ตัวเลือกโดยใช้คอนโทรลเลอร์ซอฟต์หน่วยความจําที่ 333 MHz: อัปเกรดส่วนประกอบ LPDDR2 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 400 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ
    • สําหรับArria V GX/GT/SoC, ความเร็ว -C6 อุปกรณ์เกรดที่อนุมานด้วยส่วนประกอบ LPDDR2 SDRAM พร้อม 1 ชิป เลือกโดยใช้ซอฟต์หน่วยความจําคอนโทรลเลอร์ที่ 300 MHz: อัปเกรดส่วนประกอบ LPDDR2 SDRAM เป็นส่วนประกอบ DDR3 SDRAM 400 MHz เพื่อให้ได้ความถี่สูงสุดที่ระบุ

    สําหรับการกําหนดค่าที่ได้รับผลกระทบอื่นๆ ที่ไม่อยู่ภายใต้การรับประกัน อัปเดตข้อมูลจําเพาะนี้ หากคุณประสบปัญหาการกําหนดเวลาล้มเหลว ให้คอมไพล์ IP ที่ใช้การปรับแต่งประสิทธิภาพที่หลากหลายและการสังเคราะห์และการเพิ่มประสิทธิภาพที่เหมาะสม เปิด

    ปัญหานี้จะไม่ได้รับการแก้ไข

    โซลูชันสําหรับข้อมูลจําเพาะความถี่สูงสุดได้รับแล้ว อัปเดตในตัวประมาณค่า Spec Interface หน่วยความจําภายนอก

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้