ID บทความ: 000079077 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมแกน PCIe IP ถึงล็อกขึ้นในระหว่างลําดับการจัดการพลังงาน

สิ่งแวดล้อม

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อซอฟต์แวร์ระบบสร้างเหตุการณ์การจัดการพลังงาน คอร์ PCIe อาจไม่สามารถตอบสนองต่อลําดับการจัดการพลังงานได้อย่างถูกต้อง  ส่งผลให้เกิดการล็อกระบบหรือหน้าจอสีน้ําเงิน

    เพื่อแก้ไขปัญหานี้ ผู้ใช้ควรtest_inอย่างหนัก[7] ถึงสูง

    ปัญหานี้อยู่ในซอฟต์แวร์ Quartus® II v10.0SP1 และเวอร์ชันก่อนหน้า

    สําหรับ v10.1 ปัญหานี้ได้รับการแก้ไขสําหรับอินเทอร์เฟซ Avalon-ST อย่างไรก็ตาม หากคอร์ถูกสร้างขึ้นจาก SOPC Builder (Avalon-MM) คุณต้องตั้งค่า test_in[7]=1 ด้วยตนเองเพื่อแก้ไขปัญหานี้ ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ที่ออกใหม่ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้