ID บทความ: 000078969 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/01/2015

ทําไมฉันถึงเห็นความถี่tx_outclockที่ไม่ถูกต้องเมื่อทําการจําลอง IP Altera Soft LVDS ที่ใช้อุปกรณ์ MAX 10

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาที่ทราบในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1 และก่อนหน้า คุณอาจเห็นความถี่tx_outclockที่ไม่ถูกต้องเมื่อจําลอง IP Altera® Soft LVDS ด้วยอุปกรณ์ MAX® 10

     

    ความละเอียด

    ปัญหานี้ทราบดีว่ามีผลกระทบต่อพฤติกรรมการจําลองเท่านั้นและกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่นในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้