ID บทความ: 000078839 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 05/08/2015

คำ เตือน: <fpll instance="" name="">.xcvr_fpll_a10_0: ไม่สามารถแก้ไขค่าของพารามิเตอร์cmu_fpll_pll_n_counter_coarse_dlyโดยอัตโนมัติได้ ช่วงค่าที่ถูกต้องคือ: {0 ps} {200 ps} {400 ps} {600 ps} {800 ps} {1.0 ns}</fpll>

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.0 Arria® 10 Edition และใหม่กว่า คุณอาจสังเกตเห็นคําเตือนต่อไปนี้ใน IP Parameter Editor เมื่อทําอินสแตนซ์Arria 10 fPLL:

    คําเตือน: .xcvr_fpll_a10_0: ไม่สามารถแก้ไขค่าของcmu_fpll_pll_n_counter_coarse_dlyพารามิเตอร์ได้โดยอัตโนมัติ ช่วงค่าที่ถูกต้องคือ: {0 ps} {200 ps} {400 ps} {600 ps} {800 ps} {1.0 ns}

    คําเตือน: .xcvr_fpll_a10_0: ไม่สามารถแก้ไขค่าของcmu_fpll_pll_n_counter_fine_dlyพารามิเตอร์ได้โดยอัตโนมัติ ช่วงค่าที่ถูกต้องคือ: {0 ps} {50 ps} {100 ps} {150 ps}

    คําเตือน: .xcvr_fpll_a10_0: ไม่สามารถแก้ไขค่าของcmu_fpll_pll_ref_buf_dlyพารามิเตอร์ได้โดยอัตโนมัติ ช่วงค่าที่ถูกต้องคือ: {0 ps} {1.0 ns} {2.0 ns} {3.0 ns} {4.0 ns} {5.0 ns}

    ความละเอียด นี่เป็นบักที่รู้จักในซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 Arria 10 Edition และใหม่กว่า คุณอาจละเลยคําเตือนที่ผิดพลาดเหล่านี้ ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Arria® FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้