คุณอาจสังเกตเห็นการละเมิดเวลาขนาดใหญ่ในรายงานการกําหนดเวลารายงานเวลา DDR สําหรับการออกแบบคอนโทรลเลอร์หน่วยความจํา UniPHY ของคุณหากคุณใช้คําสั่ง derive_pll_clocks ในไฟล์ SDC สําหรับการออกแบบของคุณ หากไฟล์ SDC ที่มีข้อจํากัดderive_pll_clocksถูกเรียกว่าก่อนที่ไฟล์ UniPHY SDC จะถูกเรียกว่าในซอฟต์แวร์ Quartus® II TimeQuest จะสร้างนาฬิกาสําหรับสัญญาณนาฬิกาเอาต์พุต UniPHY PLL นาฬิกาที่สร้างขึ้นเหล่านี้จะมีชื่อต่างกันเมื่อเทียบกับนาฬิกาที่สร้างขึ้นโดยไฟล์ UniPHY SDC ดังนั้น TimeQuest จึงไม่สามารถวิเคราะห์ IP ที่ใช้ UniPHY ได้อย่างถูกต้องเนื่องจากชื่อนาฬิกาที่ขัดแย้งกัน
วิธีแก้ไขปัญหาชั่วคราวคือตรวจสอบให้แน่ใจว่าไฟล์ UniPHY QIP อยู่ในรายการก่อนไฟล์ SDC การออกแบบสําหรับโครงการ ใน Quartus ให้เปิด "Project >เพิ่ม/ลบไฟล์ใน Project..." เลือกไฟล์ UniPHY QIP และคลิกปุ่ม "ขึ้น" จนกว่าไฟล์ QIP จะอยู่ด้านบนสุดของรายการ หรือคุณสามารถทําการเปลี่ยนแปลงในไฟล์ QSF เพื่อเรียกไฟล์ UniPHY IP QIP ก่อน
วิธีแก้ปัญหาอื่นๆ คือการถอดคําสั่งderive_pll_clocksในไฟล์ SDC ของคุณ
โปรดทราบว่าไม่แนะนําให้ถอดคําสั่งderive_pll_clocksออกจากคอร์ IP Altera®