ID บทความ: 000078740 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2014

ตัวรับส่งสัญญาณ Tx PLL การกําหนดค่าใหม่แบบไดนามิกสําหรับอุปกรณ์ Stratix V GX ได้รับการสนับสนุนในซอฟต์แวร์ Quartus II เวอร์ชั่น 11.1 หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ไม่ ไม่ ไม่รองรับการกําหนดค่าใหม่แบบไดนามิก Tx PLL สําหรับอุปกรณ์ Stratix® V GX ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1

    PHY แบบกําหนดเองและความหน่วงแฝงต่ําของ PHY MegaWizards ช่วยให้คุณสามารถเลือกการกําหนดค่าใหม่แบบไดนามิก Tx PLL แต่คุณสมบัตินี้ไม่รองรับในซอฟต์แวร์ Quartus II เวอร์ชั่น 11.1

    ความละเอียด

    โปรดอัปเดตซอฟต์แวร์ Quartus II ของคุณเป็นเวอร์ชัน 11.1sp1 หรือใหม่กว่าสําหรับStratixการออกแบบ V GX ที่ใช้งานการกําหนดค่า PLL ใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® V FPGA
    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้