ID บทความ: 000078686 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/08/2012

ทําไมความกว้างของสัญญาณอินเตอร์เฟซ DDR3 Avalon "local_rdata_error" 4 บิต

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อคุณสร้างคอนโทรลเลอร์ DDR3 UniPHY IP ที่มีตัวเลือก "เปิดใช้งานการตรวจจับข้อผิดพลาดและการแก้ไขลอจิก" สัญญาณเอาต์พุตข้อผิดพลาด 4 บิต local_rdata_error [3:0] จะถูกสร้างขึ้นในเวอร์ชั่น IP ที่เก่ากว่า 11.1SP2 และรุ่น IP ที่เก่ากว่า 4 บิตทั้งหมดทํางานเหมือนเดิมและควรตรวจสอบสัญญาณlocal_rdata_error 0 บิทเดียวกัน อีก 3 บิตสามารถละเลยได้

    ความละเอียด

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II และ IP ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้