ปัญหาสำคัญ
คำอธิบาย
การจําลอง VHDL ล้มเหลวสําหรับการออกแบบตัวอย่างที่อธิบายไว้ในการเริ่มต้นใช้งาน Arria V Hard IP สําหรับ PCI Express บทที่ Arria V Hard IP สําหรับคู่มือผู้ใช้ PCI Express และสําหรับ "การเริ่มต้นใช้งาน Stratix V Hard IP สําหรับ PCI Express" ในบทของ Stratix V Hard IP สําหรับคู่มือผู้ใช้ PCI Express
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 12.0 ของ PCI Express IP แกน