ใช่ ในเวอร์ชั่น 1.0 ของ AN 361: DDR & DDR2 SDRAM ที่ติดขัดกับอุปกรณ์ Cyclone II ข้อมูลจําเพาะความถี่สูงสุด DDR/DDR2 สําหรับCyclone II C7 และ C8 มีการระบุไว้อย่างไม่ถูกต้องดังนี้
ข้อมูลจําเพาะ DDR2 ที่เผยแพร่ใน AN361v1.0
C6: 167MHz (แก้ไขที่โพสต์)
C7 : 167MHz (ก้าวร้าวเกินไป)
C8 : 133MHz (ก้าวร้าวเกินไป)
ข้อมูลจําเพาะเริ่มต้นเหล่านี้อ้างอิงจากการวิเคราะห์เวลาอ่าน/เขียนอย่างง่ายและไม่รวมถึงข้อจํากัดการเปิดปิด I/O แหล่งกําเนิดเสียงและปัจจัยอื่น ๆ ส่งผลให้คํากล่าวอ้างสําหรับการทํางานความถี่สูงสุด DDR/DDR2 มีความก้าวร้าวมากขึ้นในระบบ
Alteraทําการวิเคราะห์ปัญหาคอขวดที่เข้มงวดมากขึ้น และได้อัปเดตความเร็วCyclone II DDR/DDR2 ดังนี้:
ความเร็ว II DDR2 ของ Cycloneที่ทําได้
C6 : 167MHz
C7 : 150MHz
C8 (VIO) : 125MHz
C8 (HIO) : 100MHz
ความเร็วของ Cyclone II DDR ที่ทําได้
C6 : 167MHz
C7 : 150MHz
C8 : 125MHz
ควรสังเกตว่าแม้ว่าการอ้างสิทธิ์ความถี่สูงสุดดั้งเดิมบนเว็บนั้นมีความก้าวร้าวมากกว่าที่ทําได้ แต่ผู้ใช้ทุกรายที่พยายามทําความเร็วเหล่านี้จะถูกตั้งค่าสถานะโดยซอฟต์แวร์ Quartus II พร้อมกับระบุว่าความถี่ที่ร้องขอนั้นสูงเกินไป เช่น หากการออกแบบ Cyclone II C8 / DDR2 ของคุณตั้งค่าไว้ที่ 125MHz คําเตือนต่อไปนี้จะออก "คําเตือน: การตั้งค่าความถี่ DQS 125.0 MHz ของddr_dqsพิน DQS I/O[0] ควรน้อยกว่า 100.0 MHz"
ดูโซลูชันที่มีชื่อว่า "ทําไมฉันจึงได้รับข้อความเตือนเมื่อฉันคอมไพล์ความเร็ว DDR/DDR2 ที่โฆษณาในรุ่นเกรดความเร็ว -7 และ -8 Cyclone II FPGAs ใน Quartus II เวอร์ชั่น 5.0SP1 และต่ํากว่า" สําหรับรายละเอียดเพิ่มเติม
ตรวจสอบให้แน่ใจว่าเป้าหมายการออกแบบของคุณอิงตามหมายเลขระบบที่อัปเดตตามที่ระบุไว้ในเวอร์ชัน 1.1 ของ AN361 และตรวจสอบให้แน่ใจว่าคุณทําการวิเคราะห์เวลาสําหรับระบบเฉพาะของคุณเพื่อกําหนดความเร็วของระบบที่แท้จริง