- กําหนดหน่วยงานที่กําหนดเองในไฟล์ภาษาคําอธิบายฮาร์ดแวร์ (HDL)
- ประกาศ Clear (
sclr
) และสัญญาณนาฬิกาแบบซิงโครนัสเป็นอินพุตในองค์กร โดยไม่คํานึงว่าการออกแบบของคุณจะใช้ sclr และนาฬิกาหรือไม่ อินพุตเหล่านี้จะถูกกําหนดเส้นทางไปยังพินสัญญาณนาฬิกาทั่วโลกและซิงโครนัสทั่วโลก ปักหมุดใส หากหน่วยงานไม่จําเป็นต้องมีสัญญาณนาฬิกาและ/หรือมีสัญญาณชัดเจนพร้อมกันทั่วโลก ให้ยังคงประกาศสัญญาณเหล่านี้เป็นอินพุตและปล่อยให้ไม่มีการเชื่อมต่อ - สร้างไฟล์ .mdl และจัดเก็บไว้ในไดเรกทอรีเดียวกันกับไฟล์ HDL จากขั้นตอนที่ 1
- สร้างบล็อกระบบย่อยในไฟล์ MDL และกําหนดชื่อเดียวกันกับหน่วยงานที่กําหนดเอง
- กําหนดอินพุตและเอาต์พุตของบล็อกระบบย่อยเป็นชื่อเดียวกับอินพุตและเอาต์พุตของ หน่วยงานที่กําหนดเอง คุณไม่จําเป็นต้องสร้างอินพุตในบล็อกระบบย่อยสําหรับ Sclr และ Clock
- ภายในบล็อกระบบย่อย ให้เชื่อมต่ออินพุตและเอาต์พุตทั้งหมดเข้ากับ Altbus Block ประเภท "Black Box เอาต์พุตขาเข้า"
- ภายในบล็อกระบบย่อย ให้อธิบายฟังก์ชันการทํางานของหน่วยงานที่กําหนดเอง เพื่ออธิบายฟังก์ชันการทํางานของโมดูลที่กําหนดเอง คุณสามารถใช้บล็อกใดก็ได้จากไลบรารีที่มีอยู่ (เช่น ไลบรารี Simulink Altera® ไลบรารี, ไลบรารี Communications Blockset ฯลฯ)
ฉันจะสร้างส่วนประกอบกล่องสีดําใน DSP Builder เวอร์ชัน 1.0 ได้อย่างไร
1
คำประกาศสิทธิ์
การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้