ปัญหาสำคัญ
คำอธิบาย
ในซอฟต์แวร์ Cadence NC-Sim หากคุณพยายามดําเนินการโดยใช้ altera_lnsim.sv, การจําลอง RTL ของการออกแบบ VHDL ที่ประกอบด้วยALTMULT_ADDเมกะฟังก์ชัน ซอฟต์แวร์ NC-Sim จะแก้ไขปัญหาข้อผิดพลาดต่อไปนี้:
ข้อผิดพลาดซอฟต์แวร์ Cadence NC-Sim: ncelab:*F, GENPAR: ALTERA_MULT_ADDทั่วไป VHDL ACCUM_DIRECTION (./cplxmult.vhd:line 65, ตําแหน่ง 16) และพารามิเตอร์ verilog ถูกแทนที่altera_mult_add.extra_latency (/tools/acdskit/11.0/140/linux64/quartus/eda/sim_lib/altera_lnsim.sv:line 3631, position 23) ไม่สามารถใช้งานได้
ความละเอียด
หากต้องการป้องกันข้อผิดพลาด ให้ใช้ -namemap_mixgen ตัวเลือก
ด้วยคําสั่ง ncelab