ID บทความ: 000078535 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/08/2012

ทําไมฉันจึงเห็นข้อผิดพลาดใน Modelsim เมื่อใช้สคริปต์การจําลองอัตโนมัติ Stratix V CUSTOM_PHY IP ในซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1-SP1

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากสายหายไปในสคริปต์การจําลองที่สร้างขึ้นโดย Stratix® V CUSTOM_PHY IP Megawizard ใน Quartus II Software Version 10.1-SP1 คุณจะเห็นข้อผิดพลาดต่อไปนี้ใน Modelsim

# ข้อผิดพลาดในมาโคร\modelsim_example_script.tcl

# ไม่สามารถอ่าน "ภาษา": ไม่มีตัวแปรดังกล่าว

# ขณะดําเนินการ

# "if { == "verilog"}

ในการแก้ไขปัญหาข้อผิดพลาดนี้ ให้ใส่ข้อมูลต่อไปนี้ที่บรรทัดที่ 68

"ตั้งค่า verilog ภาษา"
 
ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® V FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้