ID บทความ: 000078333 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/06/2014

มีปัญหาใดๆ ที่เกี่ยวข้องกับสัญญาณ waitrequest ระหว่างการกําหนดค่าตัวรับส่งสัญญาณ V GX Stratixใหม่หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีปัญหาที่ทราบกันในการกําหนดค่าอินเทอร์เฟซAvalonตัวรับส่งสัญญาณอุปกรณ์ Stratix® V GX ใหม่ เมื่อคุณใช้การกําหนดค่าใหม่โดยใช้ MIF ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1SP2 หรือก่อนหน้า คุณอาจสังเกตว่าreconfig_mif_addressยังคงเปิดปิดเมื่อมีเเคสเก็จ ลําดับอินเตอร์เฟซAvalonที่ถูกต้องที่จะต้องปฏิบัติตามจะแสดงอยู่ในรูปภาพที่ 3-3 ของ เอกสาร Avalon Interface Specifications (PDF)

ความละเอียด ปัญหานี้จะได้รับการแก้ไขในเวอร์ชัน Quartus II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้