คำอธิบาย
ใช่คุณยังสามารถทําการทดสอบ Boundary Scan และ / หรือใช้ตัววิเคราะห์ลอจิก SignalTap® II เพื่อวิเคราะห์ข้อมูลฟังก์ชันภายในFPGA อย่างไรก็ตาม การกําหนดค่า JTAG ไม่สามารถทําได้หลังจากตั้งโปรแกรมคีย์ความปลอดภัยในFPGA Stratix® II แล้ว
เมื่อใช้ตัววิเคราะห์ลอจิก SignalTap II คุณต้องกําหนดค่าอุปกรณ์ด้วยไฟล์กําหนดค่าที่เข้ารหัสโดยใช้โหมดการกําหนดค่า Passive Serial (PS), Fast Passive Parallel (FPP) หรือ Active Serial (AS) การออกแบบต้องมีอย่างน้อยหนึ่งอินสแตนซ์ของตัววิเคราะห์ลอจิก SignalTap II เมื่อFPGAได้รับการกําหนดค่าด้วยอินสแตนซ์ตัววิเคราะห์ลอจิก SignalTap II ในการออกแบบแล้วเมื่อคุณเปิดหน้าต่างตัววิเคราะห์ลอจิก SignalTap II/GUI ในซอฟต์แวร์ Quartus® II คุณเพียงแค่สแกนห่วงโซ่และพร้อมที่จะรับข้อมูลผ่าน JTAG