คำอธิบาย
ใช่ เนื่องจากข้อผิดพลาดในเครื่องมือแก้ไขพารามิเตอร์ PHY ความหน่วงแฝงต่ํา คุณสามารถเลือกความถี่ REFCLK ที่ผิดกฎหมายสําหรับอุปกรณ์ Stratix® V GT ความถี่ REFCLK ที่ถูกต้องอ้างอิงตามอัตราส่วนตัวแบ่งอัตราข้อมูล 16 หรือ 20 และควรพิจารณา F(สูงสุด) ของพิน REFCLK ของอุปกรณ์ด้วย
ตัวอย่างเช่น อัตราข้อมูล 25 Gbps อาจส่งผลให้เกิด 781.25 MHz หรือ 625 MHz REFCLK เนื่องจาก Fin(max) ของพิน REFCLK คือ 717 MHz ความถี่ REFCLK ที่ถูกต้องเท่านั้นคือ 625 MHz
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0